Интерфейсы электронной памяти

Глава 7
Интерфейсы электронной памяти
Электронная память применяется практически во всех подсистемах PC, высту¬пая в качестве оперативной памяти, кэш-памяти, постоянной памяти, полупо¬стоянной памяти, буферной памяти, внешней памяти. В этой главе описаны ин¬терфейсы микросхем и модулей динамической, статической и энергонезависимой памяти.
7.1. Динамическая память
Динамическая память — D&4M(Dynamic RAM) — получила свое название от прин¬ципа действия ее запоминающих ячеек, которые выполнены в виде конденсато¬ров, образованных элементами полупроводниковых микросхем. При отсутствии обращения к ячейке со временем за счет токов утечки конденсатор разряжается и информация теряется, поэтому такая память требует периодической подзаряд¬ки конденсаторов (обращения к каждой ячейке) — память может работать только в динамическом режиме. Этим она принципиально отличается от статической па¬мяти, реализуемой на триггерных ячейках и хранящей информацию без обраще¬ний к ней сколь угодно долго (при включенном питании).
Запоминающие ячейки микросхем DRAM организованы в виде двумерной мат¬рицы. Адреса строки и столбца передаются по мультиплексированной шине адре¬са MA (Multiplexed Address) и стробируются по спаду импульсов RAS# (Row Access Strobe) и CAS# (Column Access Strobe). Состав сигналов микросхем динамической памяти приведен в табл. 7.1.
Таблица 7.1. Сигналы микросхем динамической памяти Сигнал Назначение
RAS# Row Access Strobe — строб выборки адреса строки. По спаду сигнала начинается любой цикл обращения; низкий уровень сохраняется на все время цикла. Перед началом следующего цикла сигнал должен находиться в неактивном состоянии (высокий уровень) не менее, чем время предварительного заряда RAS (TRP — RAS precharge time)
продолжение^

236
Глава 7. Интерфейсы электронной памяти
Таблица 7.1 (продолжение) Сигнал Назначение
CAS# Column Access Strobe — строб выборки адреса столбца. По спаду сигнала
начинается цикл записи или чтения; минимальная длительность (Тсдз) определяется спецификацией быстродействия памяти. Минимальная длительность неактивного состояния между циклами (высокий уровень) должна быть не менее, чем время предварительного заряда CAS (TCP — CAS precharge time)
MAi
Multiplexed Address — мультиплексированные линии адреса. Во время спада
сигнала RAS# на этих линиях присутствует адрес строки, во время спада CAS# — адрес столбца. Адрес должен устанавливаться до спада соответствующего строба и удерживаться после него еще некоторое время.