Параллельный интерфейс— LPT-порт

5.
ПУ отвечает установкой высокого уровня на линии PtrClk,
6.
Хост подтверждает прием байта импульсом HostClk.
Шаги 1-6 повторяются для каждого следующего байта. Квитирование осуще¬ствляется парой сигналов HostBusy и PtrClk; ПУ может и не использовать сигнал HostClk (это приглашение к выдаче следующего байта, напоминающее сигнал Ack# в интерфейсе Centronics). Побайтный режим позволяет поднять скорость обрат¬ного канала до скорости прямого канала в стандартном режиме. Однако он спосо¬бен работать только на двунаправленных портах, которые раньше применялись в основном на малораспространенных машинах PS/2, но практически все современ¬ные порты можно сконфигурировать на двунаправленный режим (в настройках BIOS Setup - Bi-Di или PS/2).
1.3.3. Режим EPP
Протокол EPP (Enhanced Parallel Port — улучшенный параллельный порт) был разработан компаниями Intel, Xircom и Zenith Data Systems задолго до принятия стандарта IEEE 1284. Этот протокол предназначен для повышения производи¬тельности обмена по параллельному порту, впервые был реализован в чипсете Intel 386SL (микросхема 82360) и впоследствии принят множеством компаний как дополнительный протокол параллельного порта. Версии протокола, реализо¬ванные до принятия IEEE 1284, отличаются от нынешнего стандарта (см. ниже). Протокол ЕРР обеспечивает четыре типа циклов обмена:
♦
запись данных;
♦
чтение данных;

26

Глава 1. Параллельный интерфейс — LPT-порт

запись адреса;
чтение адреса.
Назначение циклов записи и чтения данных очевидно. Адресные циклы исполь¬зуются для передачи адресной, канальной и управляющей информации. Циклы обмена данными отличаются от адресных циклов применяемыми стробирующи-ми сигналами. Назначение сигналов порта ЕРР и их связь с сигналами SPP объяс¬няются в табл. 1.4.
Таблица 1.4. Сигналы LPT-порта в режиме ввода-вывода ЕРР
Контакт Сигнал SPP Имя в ЕРР I/O Описание

1
Strobe»
Write*
0
14
AutoLF#
DataStb*
0
17
Selectln*
AddrStb#
0
16
lnit#
Reset»
0
10
Ack#
INTR#
1
11
Busy
Wait#
1
2-9
Data [0:7]
AD[0:7]
I/O
12
PaperEnd
AckDataReq1
1
13
Select
Xflag'
1
15
Error*
DataAvaiW1
1
Низкий уровень — цикл записи, высокий — цикл чтения
Строб данных. Низкий уровень устанавливается в циклах передачи данных
Строб адреса. Низкий уровень устанавливается в адресных циклах
Сброс ПУ (низким уровнем)
Прерывание от ПУ
Сигнал квитирования.