Интерфейсы устройств хранения

Э.2. Интерфейс АТА/ATAPI (IDE)
367
♦
DA[2:0] (Device Address) — три младших бита системной шины адреса, исполь¬зуемые для выбора регистров устройств.
♦
DD[15:0] (Device Data) — двунаправленная 16-битная шина данных между адап¬тером и устройствами. При 8-битных обменах используются младшие биты D[7:0]. У устройства не должно быть «подтягивающего» резистора на линии DD7 — на хост-контроллере эта линия через резистор 10 кОм соединена с ши¬ной GND. Это позволяет хосту определить факт отсутствия устройства на шине сразу после аппаратного сброса: при чтении регистра состояния отсутству-ющего устройства бит BSY окажется сброшенным.
♦
DIOR* (Device I/O Read) — строб чтения портов ввода-вывода. Данные фикси¬руются по положительному перепаду сигнала.
♦
DIOW# (Device I/O Write) — строб записи портов ввода-вывода. Данные фик¬сируются по положительному перепаду сигнала.
♦
IORDY (I/O channel Ready) — готовность устройства завершить цикл обмена. Низким уровнем сигнала во время цикла обмена устройство может ввести такты ожидания шины. Сигнал требуется при обмене в РЮ Mode 3 и выше. На хост-контроллере эта линия через резистор 1 кОм должна подтягиваться к шине питания.
♦
IOCS16* — разрешение 16-битных операций. Обращение ко всем регистрам, кроме регистра данных, всегда 8-битное. Для РЮ Mode 0,1,2 при активном сигнале обращения 16-битные, при неактивном — 8-битные. Для РЮ Mode 3,4 и DMA все обмены 16-битные, кроме дополнительных байтов (выходящих за границу 512-байтного сектора) «длинного» считывания и записи. Начиная с ATA/ATAPI-3 не используется.
♦
DMARQ (DMA Request) — запрос обмена по каналу DMA (необязательный). При разрешении обмена сигнал (высокий уровень) вводится устройством по готовности к обмену. Введя сигнал DMARQ, устройство должно дождаться под¬тверждения от хост-адаптера сигналом DMACK*, после чего может снять запрос DMARQ. Для очередной передачи запрос должен быть введен снова.