Вспомогательные последовательные интерфейсы и шины

Этот интерфейс опи¬сан в стандарте IEEE 1149.1 Boundary Scan Architecture и является последователь¬ным синхронным, но в связи со спецификой назначения значительно отличается от вышеописанных интерфейсов, ориентированных на передачу данных. Интерфей¬сом JTAG управляет одно устройство-контроллер (чаще всего это ПК с соответству¬ющим интерфейсным адаптером), к которому может быть подключено несколько тестируемых устройств. Ниже перечислены сигналы интерфейса JTAG.
♦
ТСК (Test Clock) — сигнал синхронизации последовательных данных; генери¬руется контроллером. Частота синхронизации может достигать 16 МГц.
♦
IMS (Test Mode Select) — сигнал выбора тестового режима. Генерируется кон¬троллером.
♦
TDI (Test Data Input) — входные данные, принимаемые устройством в последо¬вательном двоичном коде (младшим битом вперед).
♦
ТОО (Test Data Output) — выходные данные, передаваемые устройством в по¬следовательном двоичном коде.
♦
TRST (Test Logic Reset) — необязательный сигнал сброса логики интерфейсно¬го порта, генерируемый контроллером.
Эти сигналы (все однонаправленные), имеющие обычные логические уровни, об¬разуют тестовый порт ТАР (Test Access Port), через который тестируемое устрой¬ство подключается к тестирующему оборудованию (контроллеру). В задачу тес¬тирующего оборудования входит формирование тестовых сигналов по программе тестирования, определенной разработчиком тестируемого устройства, и сравне¬ние полученных результатов с эталонами. Один и тот же контроллер и порт могут использоваться для тестирования любого числа устройств, поддерживающих JTAG. Для этого устройства своими портами ТАР соединяются в цепочку (рис. 11.6). Стандартизованный логический формат позволяет контроллеру независимо об¬щаться с каждым из устройств цепочки (для этого, конечно, они должны иметь исправные ячейки JTAG).

11.4. Интерфейс JTAG

447


Рис. 11.6. Цепочка устройств с интерфейсом JTAG
Идею тестирования любой цифровой схемы иллюстрирует рис.