Железо ПК
Для начинающих пользователейДля любопытных пользователей
Для продвинутых пользователей
Трюки
Базовые операции с системной платойНастройка системной платы
Процессор
Память
Жесткие диски
Производительность жестких дисков
Видео
Устройства ввода/вывода
Загрузка
Настройка нового компьютера
Аппаратные интерфейсы ПК
ВведениеПараллельный интерфейс— LPT-порт
Последовательный интерфейс — СОМ-порт
Беспроводные интерфейсы
Последовательные шины USB и FireWire
Шина SCSI
Шины и карты расширения
Интерфейсы электронной памяти
Специализированные интерфейсы периферийных устройств
Интерфейсы устройств хранения
Интерфейсы компьютерных сетей
Вспомогательные последовательные интерфейсы и шины
Архитектурные компоненты IBM PC-совместимого компьютера
Интерфейсы питания, заземление и гальваническая развязка
Вспомогательные последовательные интерфейсы и шины
Данные загружаются по спаду сигнала ТСК.
Инструкция EXTEST (младшие биты кода — 00) предназначена для проверки внеш¬них цепей (по отношению к тестируемому устройству). При этом на выходные выводы подаются сигналы, предварительно записанные в регистр BSR, а состо¬яние входных сигналов фиксируется в этих регистрах. Двунаправленные сигналы предварительно конфигурируются соответствующими им управляющими бита¬ми ячеек BSR.
Стандарт 1149.1 предусматривает и инструкцию тестирования внутренней логи¬ки устройства INTE5T, но ее поддерживают не все устройства.
Контроллер тестового порта (TAP-controller) представляет собой синхронный конечный автомат, изменяющий состояние по фронту сигнала ТСК и по включе¬нию питания. Сменой состояний управляет сигнал TMS (Test Mode State), воспри¬нимаемый по положительному перепаду ТСК. Граф состояний и переходов управ¬ляющего автомата представлен на рис. 11.8. Около стрелок переходов указаны значения сигнала TMS во время фронта ТСК.
В исходное состояние Test-Logic-Reset контроллер автоматически переходит по включении питания и из любого другого состояния может быть переведен высоким уровнем TMS, удерживаемым не менее пяти тактов ТСК. Для перевода в состояние Test-Logic-Reset иногда используют и дополнительный сигнал TRST. В этом состо¬янии тестовая логика запрещена, и устройство работает в нормальном режиме.
Состояние Run-Test/Idle является промежуточным между выполнением тестовых операций. В этом состоянии регистры не изменяют своего значения.
В состоянии Capture-DR во время выполнения инструкций EXTEST и SAMPLE/ PRELOAD сканирующий регистр фиксирует только данные на входных линиях.
В состоянии Shift-DR данные с TDI продвигаются через подключенный сдвиговый регистр на выход ТОО.
В состоянии Pause-DR контроллер временно запрещает продвижение данных че¬рез сдвиговый регистр.
В состоянии Update-DR по спаду ТСК сигналы из сдвигового регистра фиксиру¬ются на' выходах тестовых ячеек.
В состоянии Capture-IR контроллер загружает в сдвиговый регистр инструкций код «безобидной» инструкции SAMPLE.