Железо ПК
Для начинающих пользователейДля любопытных пользователей
Для продвинутых пользователей
Трюки
Базовые операции с системной платойНастройка системной платы
Процессор
Память
Жесткие диски
Производительность жестких дисков
Видео
Устройства ввода/вывода
Загрузка
Настройка нового компьютера
Аппаратные интерфейсы ПК
ВведениеПараллельный интерфейс— LPT-порт
Последовательный интерфейс — СОМ-порт
Беспроводные интерфейсы
Последовательные шины USB и FireWire
Шина SCSI
Шины и карты расширения
Интерфейсы электронной памяти
Специализированные интерфейсы периферийных устройств
Интерфейсы устройств хранения
Интерфейсы компьютерных сетей
Вспомогательные последовательные интерфейсы и шины
Архитектурные компоненты IBM PC-совместимого компьютера
Интерфейсы питания, заземление и гальваническая развязка
Шины и карты расширения
♦
AEN — разрешение адресации портов (запрещает ложную дешифрацию адреса в цикле DMA).
♦
IOW# (IOWC#, IOWR#) - запись в порт.
♦
IOR# (IORC#, IORD#) - чтение порта.
♦
SMEMW* (SMEMWR#, SMWTC#) — запись в системную память (в диапазоне ад¬ресов 0-FFFFFh).
♦
SMEMR* (SMEMRD#, SMRDC#) — чтение системной памяти (в диапазоне адре¬сов 0-FFFFFh).
Ниже перечислены сигналы, относящиеся к сигналам запросов прерывания и ка¬налам прямого доступа к памяти.
♦
IRQ2/9, IRQ[3:7] — запросы прерываний. Положительный перепад сигнала
вызывает запрос аппаратного прерывания. Для идентификации источника
высокий уровень должен сохраняться до подтверждения прерывания про¬
цессором, что затрудняет разделение (совместное использование) прерыва-
150
Глава 6. Шины и карты расширений
ний. Линия IRQ2/9 в шинах XT вызывает аппаратное прерывание с номером 2, а в AT — с номером 9.
♦
DRQ[1:3] — запросы 8-битных каналов DMA (положительным перепадом).
♦
DACK[1:3]# — подтверждение запросов 8-битных каналов DMA.
♦
ТС — признак завершения счетчика циклов DMA.
Шина имеет и несколько служебных сигналов синхронизации, сброса и регенера¬ции памяти, установленной на адаптерах.
♦
IOCHRDY (CHRDY, I/OCHRDY) — готовность устройства, низкий уровень удли¬няет текущий цикл (не более 15 икс).
♦
BALE (ALE) — разрешение защелки адреса. После его спада в каждом цикле про¬цессора линии SA[0:19] гарантированно содержат действительный адрес.
♦
REFRESH* (REF#) — цикл регенерации памяти (в XT называется DACKO#).
Сигнал появляется каждые 15 мкс, при этом шина адреса указывает на очеред¬ную регенерируемую строку памяти.
♦
ЮСНК# — контроль канала, низкий уровень вызывает NMI CPU (разрешение и индикация в системных портах 061h, 062h).
♦
RESET (RESDRV, RESETDRV) — сигнал аппаратного сброса (активный уровень —высокий).
♦
BCLK (CLK) — синхронизация шины с частотой около 8 МГц. ПУ могут не использовать этот сигнал, работая только по управляющим сигналам записи и чтения.
♦
OSC — несинхронизированная с шиной частота 14,431818 МГц (использова¬лась старыми дисплейными адаптерами).
Кроме логических сигналов шина имеет контакты для разводки питания +5, -5, +12 и-12 В.
Дополнительный разъем, расширяющий шину до 16-битной, содержит линии дан¬ных, адреса, запросов прерываний и каналов прямого доступа.
♦
SD[15:8] — шина данных.
♦
SBHE# — признак наличия данных на линиях SD[15:8].