Шины и карты расширения

Шина PCI
207
•
бит 6 — Pari ty Error Response — разрешение нормальной реакции (выра¬
батывать сигнал PERR#) на обнаруженную ошибку паритета (если бит обну¬лен, то устройство должно только фиксировать ошибку в регистре состояния, в то время как генерация бита паритета устройством выполняется всегда);
•
бит7 — Stepping Control —возможность пошагового переключения (address/data stepping) линий (если устройство никогда этого не делает, бит регист¬ра «запаян» в «О», если делает всегда — в «1», устройство с такой возможно¬стью по сбросу устанавливает этот бит в «1»);
•
бит 8 — SERR# Enable — разрешение генерации сигнала ошибки SERR# (ошибка паритета адреса сообщается, когда этот бит и бит 6=1);
•
бит 9— Fast Back-to-Back Enable (необязательный) — разрешение ве¬
дущему устройству использовать быстрые смежные обращения к разным
устройствам (если бит обнулен, быстрые обращения допустимы лишь для
транзакций с одним агентом);
•
биты 10-15 — резерв.
♦ Status — регистр состояния, допускающий кроме чтения еще и запись. Одна¬ко запись выполняется специфично — с ее помощью можно только обнулять биты, но не устанавливать. Биты, помеченные как RO, допускают только счи¬тывание. При записи в позиции обнуляемых бит устанавливаются единичные значения. Назначение бит регистра состояния:
•
биты" 0-3 — резерв;
•
бит 4 — Capabili ty List (RO, необязательный) — указание на наличие
указателя новых возможностей (смещение 34h в заголовке);
•
бит5 —66 MHz Capable (RO,необязательный)—поддержкачастоты66 МГц;
•
бит 6 — резерв;
•
бит 7—Fast Back-to-Back Capable (RO, необязательный) — поддержка
быстрых смежных транзакций (fast back-to-back) с разными устройствами;
•
бит 8 — Master Data Parity Error (только для устройств с прямым
управлением) — устанавливается, когда устройство с установленным битом 6 в регистре команд, являясь инициатором, само ввело (при чтении) или обнаружило (при записи) сигнал PERR#;
•
биты 10:9 — DEVSEL Timi ng — скорость выборки: 00 — быстрая, 01 — сред¬няя, 10 — низкая (определяет самую медленную реакцию DEVSEL* на все ко¬манды, кроме Configuration Read и Configuration Write); бит 11 — Signaled Target Abort—устанавливается целевым устройством, когда оно отвергает транзакцию;
•
бит 12 — Received Target Abort— устанавливается инициатором, когда
он обнаруживает отвергнутую транзакцию;
•
бит 13— Received Master Abort—устанавливается ведущим устройством, когда оно отвергает транзакцию (кроме специального цикла);

208
Глава 6.