Интерфейсы электронной памяти

Этот обмен выполняется в пакетном режиме, длина пакета программируется (1,2,4,8 или 16 пе¬редач), но пакет может быть укорочен подачей следующей команды обращения к ка¬налу. Первые данные при чтении канала появляются с задержкой (Read Latency) в 2 такта относительно команды чтения, следующие идут в каждом такте. В некото¬рых моделях микросхем имеется поддержка комбинированной команды PFR (перед которой тоже должна быть команда ACT) — предвыборка с автопредзарядом и чтение буфера. После подачи этой команды первые данные появляются на 4-м такте — не раньше и не позже, чем при последовательной подаче команд PRF (А) и READ.
Регенерация VC DRAM выполняется так же, как и в SDRAM, — либо периодиче¬ской подачей команд REF (авторегенерация по внутреннему счетчику адреса реге¬нерируемых строк), либо в энергосберегающем режиме саморегенерации, в кото¬рый микросхемы переходят по команде SELF.
Как видно из этого описания, работа VC DRAM очень похожа на работу SDRAM, но операции обмена данными разделены на две сравнительно независимые фазы. Активация-деактивация банков выглядит так же, но при чтении VC DRAM дан¬ные появляются даже позже, чем в SDRAM: у SDRAM эта задержка, CL (CAS Latency), составляет 2-3 такта, а у VC DRAM — 4 такта. Тем не менее примене¬ние VC DRAM дает прирост производительности памяти почти по всем тестам. Этот выигрыш получается за счет поддержки многозадачности в самих микросхе¬мах и в контроллере памяти. Для работы с VC DRAM контроллер памяти должен «знать» ее систему команд, не имеющую прямой совместимости с командами SDRAM. Поддержка VC DRAM имеется далеко не во всех чипсетах — ее вводят, например, VIA и SiS, но фирма Intel эту память игнорирует. Механически и элек¬трически модули VC DRAM совместимы с обычными модулями DRAM. Во вре¬мя начального тестирования (POST) модули VC DRAM могут быть опознаны по информации, хранящейся в микросхеме EEPROM последовательной идентифи¬кации модуля, либо по поведению после инициализации.
Память VC DRAM по сравнению с другими типами динамической памяти обес¬печивает меньшее среднее время задержки данных в многозадачных системах. Однако по пиковой скорости передачи она не имеет преимуществ перед SDRAM и проигрывает RDRAM и DDR SDRAM.
7.1.5. Модули динамической памяти
Динамическая память чаще всего применяется в виде модулей с разрядностью 1, 2,4 или 8 байт, которые могут устанавливаться пользователем без каких-либо при¬способлений. Модули стандартизованы, поэтому обеспечивается взаимная совме¬стимость.
♦
SIPPH SIMM-30 — самые первые модули с однобайтной организацией, приме¬нялись вплоть до 486-х процессоров.