Интерфейсы электронной памяти

Для микросхем, используемых в картах SmartMedia, при-меняют и оригинальную упаковку KGD (Known Good Die).

7.3. Энергонезависимая память

287

На рис. 7.20-7.22 приведено расположение выводов распространенных микросхем флэш-памяти (основной вариант цоколевки). Многие микросхемы имеют два ва¬рианта цоколевки для корпусов поверхностного монтажа — основной и зеркаль¬ный (реверсный). Это позволяет существенно упростить разводку печатных проводников (серпантином) при объединении большого количества микросхем в массивы флэш-памяти.

Рис. 7.20. Расположение выводов микросхем флэш-памяти с 8-битной организацией в корпусах DIP и PLCC: а — DIP-32, б — PLCC-32

Рис. 7.21. Расположение выводов микросхем флэш-памяти с 8-битной организацией в корпусах TSOP: а — TSOP-32, б — TSOP-40

288

Глава 7. Интерфейсы электронной памяти


Рис. 7.22. Расположение выводов микросхем флэш-памяти с 8/16-битной организацией в корпусахTSOP-44: а — TSOP-44, б — TSOP-48, в — TSOP-56
Назначение сигналов микросхем флэш-памяти приведено в табл. 7.23; микросхе¬мы разных изготовителей и моделей могут иметь не все из приведенных управля¬ющих сигналов.
Таблица 7.23. Назначение сигналов микросхем флэш-памяти
Сигнал Назначение
СЕ# Chip Enable — разрешение доступа. Низкий уровень разрешает обращение
к микросхеме, высокий уровень переводит микросхему в режим пониженного потребления. Доступ к микросхеме, имеющей два входа (СЕ1 # и СЕ2#), возможен при низком уровне на обоих входах
ОЕ# Output Enable — разрешение выходных буферов. Низкий уровень при низком уровне сигнала СЕ# разрешает чтение данных из микросхемы. Подача высокого (12В) напряжения во время подачи команды стирания или программирования позволяет модифицировать и Boot-блок (этот метод используется редко, поскольку требует не-ТТЛ сигнала)
WE# Write Enable — разрешение записи. Низкий уровень при низком уровне сигнала СЕ# разрешает запись и переводит выходные буферы в высокоимпедансное состояние независимо от сигнала ОЕ#. Временные диаграммы шинного цикла записи аналогичны обычной статической памяти, что позволяет подключать флэш-память непосредственно к системной шине процессора. Допустимы оба способа управления — как с помощью сигнала WE# на фоне низкого уровня СЕ#, так и наоборот. Минимальная длительность импульса записи совпадает со временем доступа
DQx Data Input/Output — двунаправленные линии шины данных. Время доступа при чтении отсчитывается от установки действительного адреса или сигнала СЕ# (в зависимости от того, что происходит позднее).