Интерфейсы электронной памяти

Микросхемы с объемом 4 М ячеек могут быть с симметричной организацией — 11 бит адреса строк и 11 бит адреса колонок или асимметричными — 12x10 бит соответственно
WE# Write Enable — разрешение записи. Данные записываются в выбранную ячейку либо по спаду CAS# при низком уровне WE# (Early Write — ранняя запись, обычный вариант), либо по спаду WE# при низком уровне CAS# (Delayed Write — задержанная запись). Переход WE# в низкий уровень и обратно при высоком уровне CAS# записи не вызывает, а только переводит выходной буфер EDO DRAM в высокоимпедансное состояние
ОЕ#
Output Enable — разрешение открытия выходного буфера при операции чтения.
Высокий уровень сигнала в любой момент переводит выходной буфер в высокоимпедансное состояние
DB-ln Data Bit Input — входные данные (только для микросхем с однобитной организацией) DB-Out Data Bit Output — выходные данные (только для микросхем с однобитной
организацией). Выходные буферы стандартных микросхем открыты только при сочетании низкого уровня сигналов RAS#, CAS#, OE# и высокого уровня WE#; при невыполнении любого из этих условий буферы переходят в высокоимпедансное состояние. У микросхем EDO выходные буферы открыты и после подъема CAS#. Логика управления предусматривает возможность непосредственного объединения выходов нескольких микросхем
DQx
Data Bit — объединенные внутри микросхемы входные и выходные сигналы
данных (объединение экономит количество выводов для микросхем с многобитной организацией)
N.C.
No Connection — свободный вывод
Выбранной микросхемой памяти является та, на которую во время активности (низкого уровня) сигнала RAS# приходит сигнал CAS# (тоже низким уровнем). Тип обращения определяется сигналами WE# и CAS#. Временная диаграмма «классических» циклов записи и чтения приведена на рис. 7.1. Как из нее видно, при чтении данные на выходе относительно начала цикла (сигнала RAS#) появят¬ся не раньше, чем через интервал TRAC, который и является временем доступа. Микросхемы DRAM имеют множество временных параметров, из которых выде¬лим несколько важнейших, с которыми иногда приходится сталкиваться при на¬стройке параметров циклов в CMOS Setup.
♦ Время доступа Т^С (RAS Access Time) — задержка появления действительных данных на выходе относительно спада импульса RAS (см. рисунок). Этот основ¬ной параметр спецификации памяти, измеряемый в единицах или десятках наносекунд, обычно является последним элементом обозначения микросхем и модулей (ххх-7 и ххх-70 означают время доступа 70 не).