КОМПЬЮТЕРНОЕ ЖЕЛЕЗО
HARDWARE FOR PC

Интерфейсы электронной памяти

Фиксация данных при записи происходит по положительному перепаду WE# или СЕ# в зависимости оттого, что происходит раньше

7.3. Энергонезависимая память

289

Сигнал Назначение
BYTE* Управляющий сигнал для выбора режима обращения к микросхемам с 8/16-битной организацией. Они имеют два 8-битных банка, и их ячейки памяти адресуются 16-битными словами. Низкий уровень сигнала BYTE* задает восьмибитный режим обмена по линиям DQ[0:7], при этом линия DQ15/A-1 становится самой младшей линией адреса, переключающей банки, а линии DQ[8:14] переходят в высокоимпедансное состояние
Ах Address — входные линии шины адреса. Линия А9 допускает подачу высокого (12В) напряжения (как и EPROM) для чтения кода производителя (А0=0) и устройства (А0=1), при этом на остальные адресные линии подается логический «О»
RP# Reset/Power Down, раньше обозначался PWD# (PowerDown). Низкий уровень (PWD#) сбрасывает регистр команд и переводит микросхемы в режим «глубокого сна»
(Deep Powerdown) с минимальным (доли микроампера) потреблением питания.
Перевод сигнала в высокий логический уровень «пробуждает» микросхему
(примерно за 0,3-0,8 мкс), после чего она переходит в режим чтения данных.
Подача высокого (12В) напряжения разрешает программирование даже
защищенного Boot-блока
WP# Write Protect — защита записи. При низком уровне WP* модификация Boot-блока или других блоков с установленным битом защиты возможна только при наличии высокого (12В) напряжения на входе RP*. При высоком уровне защита блоков игнорируется
RY/BY# Ready/Busy* — сигнал готовности (высокий уровень) микросхемы к очередной
операции программирования или стирания. Низкий уровень указывает на занятость управляющего автомата (WSM) выполнением операции стирания или программирования. Выход обычно не управляется сигналами ОЕ# и СЕ*. В микросхемах 28F016SA и выше выход имеет тип «открытый коллектор», запираемый по команде, и программируемое назначение
3/5* Сигнал, переключающий режим работы микросхемы в зависимости от питающего напряжения, введен для оптимизации быстродействия или потребления
Интерфейс микросхем флэш-памяти хорошо сочетается со стандартными сиг¬налами, используемыми в микропроцессорных системах. Внутренние циклы сти¬рания, записи и верификации выполняются автономно от шинных циклов внешне¬го интерфейса, что является существенным преимуществом перед микросхемами EPROM и EEPROM. В режиме чтения они полностью совместимы с EPROM, совпадая с ними и по расположению основных выводов.

Hosted by uCoz