Интерфейсы электронной памяти

Интерфейсы электронной памяти

60.0

Рис. 7.16. Модули SO DIMM-144 pin
Модули DRAM cards-88 pin
Модули 88 pin DRAM cards — миниатюрные модули (3,37"х2,13"хО,13" — 85,5x х54хЗ,3 мм) В пластиковом корпусе размером с карту PCMCIA (PC Card). Име¬ют 88-контактный разъем (не PCMCIA!), разрядность 18, 32 или 36 бит, емкость 2-36 Мбайт. Комплектуются микросхемами DRAM в корпусах TSOP. Информа¬ция о быстродействии и объеме передается по восьми выводам. Внутренняя архи¬тектура близка к SIMM-72. Напряжение питания — 5 или 3,3 В. Применяются в малогабаритных компьютерах, легко устанавливаются и снимаются.
7.2. Статическая память
Статическая память — SRAM (Static Random Access Memory), как и следует из ее названия, способна хранить информацию в статическом режиме — то есть сколь угодно долго при отсутствии обращений (но при наличии питающего напряже¬ния). Ячейки статической памяти реализуются на триггерах — элементах с двумя устойчивыми состояниями. По сравнению с динамической памятью эти ячейки более сложные и занимают больше места на кристалле, однако они проще в управ¬лении и не требуют регенерации. Быстродействие и энергопотребление статиче¬ской памяти определяется технологией изготовления и схемотехникой запомина¬ющих ячеек.
Асинхронная статическая память (Asynchronous SRAM, Async SRAM), она же обычная, или стандартная, подразумевается под термином SRAM по умолчанию, когда тип памяти не указан.
Микросхемы этого типа имеют простейший асинхронный интерфейс, включа¬ющий шину адреса, шину данных и сигналы управления CS#, ОЕ# и WE#. Микро¬схема выбирается низким уровнем сигнала CS# (Chip select), низкий уровень сиг¬нала ОЕ# (Output Enable) открывает выходные буферы для считывания данных, WE# (Write Enable) низким уровнем разрешает запись. Временные диаграммы циклов обращения приведены на рис. 7.17. При операции записи управление вы¬ходными буферами может производиться как сигналом ОЕ# (цикл 1), так и сиг¬налом WE# (цикл 2). Для удобства объединения микросхем внутренний сигнал CS# может собираться по схеме «И» из нескольких внешних, например CSO#, CSt

7.2. Статическая память

275

и CS2# — в таком случае микросхема будет выбрана при сочетании логических сигналов 0,1,0 на соответствующих входах.
Время доступа — задержка появления действительных данных на выходе относи¬тельно момента установления адреса — у стандартных микросхем SRAM состав¬ляет 12,15 или 20 наносекунд, что позволяет процессору выполнять пакетный цикл чтения 2-1-1-1 (то есть без тактов ожидания) на частоте системной шины до 33 МГц.