Интерфейсы электронной памяти

По тактовой частоте для SDRAM, применяемой в качестве ОЗУ PC-совместимых компьютеров, имеется три градации: РС66 (поначалу ее так не называли, посколь¬ку другойинебыло),РС100иРС133 для максимальных частот 66,6, 100и 133 МГц соответственно. Их ключевые параметры приведены в табл. 7.4. В обозначении быстродействия микросхем SDRAM обычно фигурирует ТАС; период частоты син¬хронизации, естественно, не может быть меньше этой задержки. Микросхемы со спе¬цификацией -10 могут устойчиво работать в модулях лишь на частоте 66 МГц. Мик¬росхемы -8 могут работать на частоте 100 МГц, но, в зависимости от модификации, с разной латентностью. Так, например, для памяти Micron микросхемы с маркиров¬кой -8А...-8С могут работать на частоте 100 МГц с CL = 3, a -8D или -8Е — с CL = 2. Естественно, память может работать и на частотах ниже максимальной. Для мик¬росхем SDRAM, применяемых, например, в графических адаптерах, существуют и иные спецификации быстродействия.
Таблица 7.4. Ключевые параметры временной диаграммы SDRAM Спецификация CL TRCD Т„Р Твс Примечание
РС66
3 2 3 8 Медленный вариант
2
2 2 7 Самый быстрый вариант
РС100
3 3 3 8 Медленный вариант
3
2 2 7 Средний вариант
2
2 2 7 Самый быстрый вариант
PC 133
3 3 3 9 Медленный вариант
3
2 2 8 Средний вариант
2 3 2 8 Средний вариант
2 2 2 8 Самый быстрый вариант
Синхронный интерфейс позволяет довольно эффективно использовать шину и обеспечить на частоте 100 МГц пиковую производительность 100 Мбит/с на 1 вывод шины данных. SDRAM используют в составе модулей DIMM с 8-байт-ной разрядностью, что дает производительность 800 Мбайт/с. При частоте шины 133 МГц пиковая производительность уже достигла 1064 Мбайт/с. Однако эта теоретическая производительность не учитывает накладные расходы на регенера¬цию и подразумевает, что требуемые страницы уже открыты. Из-за указанных выше ограничений на реальном произвольном потоке запросов производитель¬ность, конечно же, будет ниже. Потенциальные возможности почти одновременно-

244

Глава 7. Интерфейсы электронной памяти
го обслуживания множества запросов, предоставляемые микросхемами SDRAM, будут реализованы лишь при достаточно «умном» контроллере памяти. От его предусмотрительности эффективность памяти зависит, пожалуй, больше, чем у простых модулей FPM и EDO DRAM.