Интерфейсы электронной памяти

Для современных микросхем характерно время доступа 40-100 не.

7.1. Динамическая память

237


Рис. 7.1. Временные диаграммы чтения и записи динамической памяти
♦
Время цикла (cycle time) — минимальный период между началами соседних
циклов обращения (Twc для записи и TRC для чтения). Для современных мик¬
росхем лежит в пределах 75-125 нс.
♦
Время цикла (период следования импульсов CAS#) в страничном режиме ТРС
(Page CAS Time - см. п. 7.1.1).
♦
Длительность сигналов RAS# и CAS# — TRAS И TCAS — минимальная длительность активной части (низкого уровня) стробирующих сигналов (см. рисунок).
♦
Время предварительного заряда RAS и CAS TRP, и ТСР (RAS и CAS Precharge
Time) — минимальное время нахождения соответствующих сигналов в высо¬
ком состоянии.
♦
Время задержки между импульсами RAS# и CAS# TRCD (RAS to CAS Delay).
♦
Задержка данных относительно импульса CAS# (TCAC).
Все эти параметры и определяют предел производительности памяти. В табл. 7.2 приведены типовые значения временных параметров, отвечающих конкретной спецификации быстродействия. На них можно ориентироваться при задании циклов обращений к памяти в CMOS Setup, но при этом необходимо учитывать, что микросхемы различных производителей могут несколько отличаться друг от друга по отдельным параметрам.
Таблица 7.2. Ключевые параметры временной диаграммы DRAM

не ТСР) НС
Спецификация быстродействия TRC, нс Тыс, НС Трс, НС
-5 -6 -7
—
75
40
15
6
6
100
50
20
8
8
104
60
25
10
10
110
70
30
12
12

238

Глава 7. Интерфейсы электронной памяти

Отметим, что все, даже самые «модные» типы памяти — SDRAM, DDR SDRAM и Rambus DRAM — имеют запоминающее ядро, которое обслуживается описанным выше способом.
Поскольку обращения (запись или чтение) к различным ячейкам памяти обычно происходят в случайном порядке, то для поддержания сохранности данных приме¬няется регенерация (Memory Refresh — обновление памяти) — регулярный цикли¬ческий перебор ее ячеек (обращение к ним) с холостыми циклами. Циклы регене¬рации могут организовываться разными способами, классическим является цикл без импульса CAS#, сокращенно именуемый ROR (RAS Only Refresh — регенерация только импульсом RAS#). Другой вариант — цикл CBR (CAS Before RAS), поддер¬живаемый практически всеми современными микросхемами памяти. В этом цик¬ле регенерации спад импульса RAS# осуществляется при низком уровне сигнала CAS# (в обычном цикле обращения такой ситуации не возникает).